Właśnie zaczynam zabawę z FPGA i Quartus'em (V16.1).
Ściągnąłem projekt z http://maximator-fpga.org/examples/
Niestety przy próbie kompilacji mam błąd:
Error (12252): ADC.altpll_0.areset_conduit/altpll_0.phasedone_conduit: Missing connection end (try "Remove Dangling Connections")
i dalej:
Warning (12251): ADC.altpll_0: altpll_0.pll_slave must be connected to an Avalon-MM master
Info (12250): ADC: Generating ADC "ADC" for QUARTUS_SYNTH
Warning (12251): ADC: "No matching role found for altpll_0:areset_conduit:areset (export)"
Info (12250): Altpll_0: "ADC" instantiated altpll "altpll_0"
Chyba jest jakiś problem z przetwornikiem ADC.
Czy może mi ktoś pomóc?
------------------------------
Problem rozwiązany.
Opiszę co zrobić aby kompilacja przebiegła pomyślnie.
Udostępniony na stronie maximatora projekt został napisany w wersji 15.1; wersja którą ma zainstalowaną 16.1 ma zmienioną bibliotekę atlpll.
1] Z poziomu Quartusa uruchamiamy aplikację Qsys
2] Qsys przeanalizuje projekt pod kątem połączeń między blokami projektu i otworzy okno "System Contens", w którym w postaci graficznej są przedstawione połączenia w projekcie
3] Zauważamy że wymienione w ostrzeżeniu Quatusa wejście "areset_conduit" jest niepodłączone (nie istniało w bibliotece 15.1)
4] Klikamy dwukrotnie w linię "areset_conduit". Otworzą się właściwości ALTPLL
5] Znajdujemy w Parameter/Settings - Inputs/Lock wejście "areset" i zdejmujemy zaznaczenie tego opcjonalnego wejścia jako aktywnego
6] Klikamy "Finish"
7] Następnie po zamknięciu ALTPLL Klikamy "Generate HDL..." i i w kolejnym oknie "Generate"
8] Wychodzimy z Qsys'a Klikając "Finish"
9] Kompilujemy projekt z poziomu Quartus'a
Powodzenia
